高速メモリ回路基板の設計・評価に関する研究

本多春樹* 戸枝 保* 萩原 玄** 猪瀬 譲**

A Study on Developing and Designing Printed Circuit Board of High-speed Memory

HONDA Haruki*, TOEDA Tamotsu*, HAGIWARA Gen**, INOSE Yuzuru**

抄録

高速メモリに対応したプリント基板を開発するには、厳しいタイミングの制約をクリア することが必須である。配線間の遅延時間の変動の要因は様々であるが、本研究ではミア ンダ、クロストーク及びスルーホールを対象とした。

クロストークにおいては、遅延時間の変動幅が、2線の長さに比例し、2線間の距離に反 比例する結果を得た。

ミアンダにおいては、一定の規模のミアンダにおいて、遅延時間の計算値からの短縮は コーナーの回数を抑え、配線間の距離を広くしたほうが減少する結果を得た。

スルーホールにおいては、単純な配線長さにより見積もられる遅延時間よりも遅延が増 加する結果を得た。

キーワード:DDR、タイミングバジェット、タイミング制約、クロストーク、ミアンダ、 スルーホール、遅延時間、タイムドメイン、逆フーリエ変換、信号品質

1 はじめに

DDRメモリは汎用PCの市場では普及が進んでい るが、各用途にカスタマイズされた組込機器向け にも用いられる機会が増えつつある。動作基板の リファレンスデザインはJEDEC¹¹から公開されて いるものの、PC用のモジュールのものであるため、 組込機器においては個別に設計をしなくてはなら ない。しかしながら、高速動作を実現するために は、高周波特性を意識した設計が必要であり、従 来の基板設計以上に専門知識・ノウハウが求めら れている。

DDR2において、クロックーデータ間のタイミングを制約する要因には送信・受信デバイス側

- * 試験研究室 電子技術・電磁波測定担当
- ** リンクサーキット(株)

セットアップ・ホールド時間と基板側のスキュー などが挙げられる。更に、基板側のスキューに関 していえば、以下の要因が挙げられる²⁾。

・ISI (シンボル間干渉)

- ・クロストーク
- ·配線長不整合

DRAM製造メーカーの設計例によれば、266 MHzクロックにおいて、データ信号(DQ)間の クロストークの時間変動許容値(以下、タイミン グバジェットとよぶ)は、理想的なDQSに対して ±55 ps、配線長不整合においては±25 psと非常 に厳しい²⁾。

本研究ではクロストークと配線長不整合(ミア ンダ、スルーホール)に関して、実験基板を作成 し、遅延時間の変動と上記のタイミングバジェッ トとの比較を行った。

(80,0.4) , (80,0.2) .

① 2 つの線路に同方向の信号を入力したときのクロストークについて評価を行った。被誘導ラインの立ち上がり時間は誘導ラインの信号の状態により変動することが知られている³⁾。立ち上がり時間の変動により、遅延時間についても変動が生じる。このときの遅延時間の最大値と最小値の差(以下、遅延時間の変動幅)について検証を行った。

② 配線長不整合に対しては、ミアンダにより 配線長の補正を行うことが用いられているが、幾 何学的な配線長と電気的な長さは異なる。そのた め幾何学的な等長配線をおこなっても、意図した とおりに遅延を補正することが出来ない。そこで、 本研究ではミアンダによる遅延時間の変化につい て検証を行った。

③ また、DDR2において多層基板が用いられ るため、スルーホールが遅延時間に与える影響に ついても検証を行った。

2 実験方法

前章の①~③について、基板を作製してネットワ ークアナライザ(8753ES アジレント製)を用いて 計測を行った。

基板に実際の信号を入力して出力信号を測定した 場合、入力信号の品質や接続ケーブルが基板の評価 の誤差となるおそれがある。したがって、実験方法 としては、ネットワークアナライザで基板のSパラ メータを実測し、これに基づき計算機上で入力波形 に対する出力波形を算出し、遅延時間などの評価を 行った(図1)。

入力信号波形は、周波数 200MHz 立ち上がり時間 1 ns、振幅 1.8V とし、遅延時間の評価に用いる閾 値 (low→high) は 1.15V とした。配線幅は 0.2mm、 誘電体の厚みは 0.1mm で FR-4 を用いた。①~③の 各基板のパラメータは以下のとおり。

① クロストーク基板

2本の平行なマイクロストリップラインの長さ
 L、線間の距離 D を以下の組み合わせで変化させた。(単位は mm)

(L,D) = (30,0.6), (30,0.4), (30, 0.2),

② ミアンダ基板
 図 2 に示すとおり、コーナーの個数 n、蛇行の幅
 h、内部の線間距離 w について、以下の組み合わせで変化させた。(単位は mm)

- (n,h,w) = (8,10,0.6), (8,10,0.4), (8,10,0.2), (4,20,0.6), (4,20,0.6), (4,20,0.4), (4,20,0.2).
- ③ ルーホール基板

スルーホールのホール径および個数を変化させた
(図 3)。ホール径が 0.3mm のときに、個数を 0
個、2 個、4 個に変化させた。また、スルーホールの個数が4 個のときにホール径を
0.3mm,0.2mm,0.1mmに変化させた。



図1. 実験方法の概念図



図2. ミアンダのパラメータ.

埼玉県産業技術総合センター研究報告 第8巻(2010)



図3.スルーホール基板. 4層基板を信号線に沿って切断した面。 両面に内部の2層にグランドプレーンをもつ。 スルーホールの個数2の例。 スルーホールの直径も変化させる。

3 結果及び考察

3.1 クロストーク

2 線の線長と遅延時間の変動幅のあいだには比 例の関係(図 4)、2 線間の距離と遅延時間の変 動幅のあいだには反比例の関係(図 5)がたしか められた。

シミュレータ (sonnet lite plus, Sonnet Software inc.)を用いて同様の条件で S パラメ ータを求め、遅延時間の変動幅を評価したところ 同様の傾向がみられた (図 6、図 7)。

3.2 ミアンダ

ミアンダにおいて、幾何学的に等しい配線長の 直線と比較すると遅延時間が短縮する現象がみら れた。ミアンダの条件と、短縮した時間(遅延短 縮)を表1にまとめた。

表1から遅延短縮を抑えるには以下のことが条 件であることがわかる。

・コーナーの個数を抑える

- ・蛇行の振幅を抑える
- ・線間距離をひろげる

さらに、表 1 の(16,10,0.2) と(8,20,0.2)を比 較すると後者のほうが遅延短縮は少ない。このこ とから、ミアンダの規模が一定であるならば、コ ーナー回数を減らし、蛇行の幅を大きくとったほ うが遅延短縮を抑えることができると考えられ る。

ただし、蛇行の幅を大きくとると、反射量が大 きい周波数帯域があらわれた(図 8, 4 GHz 付 近)。蛇行の幅が半波長になるときに反射のピー クがあらわれると考えられる。

今回の伝送帯域では波形にほとんど影響が見ら

れなかったが、信号の伝送帯域によっては波形そ のものに影響があらわれてしまうと考えられる。









	またり	《白日日 日二 南井	
コーナーの	貼打の幅	称间此产	连延短艏
個数	[mm]	[mm]	[ps]
16	20	0.6	42
		0.4	85
		0.2	117
	10	0.6	23
		0.4	37
		0.2	77
8	20	0.6	23
		0.4	33
		02	42

表1. ミアンダにおける遅延時間の短縮



3.3 スルーホール

スルーホールの個数が0(直線)のときの遅延 時間からの増分を表2にまとめた。この増分につ いては、スルーホールの個数が4のときを例にと れば、基板の厚さ(1.4mm)の4倍の配線長 (5.6mm)が加わったためである。マイクロスト

リップライン(実効誘電率 3.1 とする)に

おいて、5.6mmの配線長は約33 ps に相当する。 この値と表2の値を比較すると、同じ配線長にお いては、スルーホールを含む配線の遅延時間はマ イクロストリップラインのみによる配線の遅延時 間よりも20 ps 程度大きく見積もる必要がある。

ホール径による遅延時間の差は 4ps 以内であった。

ホール数と遅延時間の関係をみると単純な比例 の関係ではない。これは波形のひずみによる影響 と考えられる(図9)。

表2. スルーホールにおける遅延時間の増分

スルーホールの条件	遅延増加 (ps)
ホール径 0.1mm ホール数 4	55
ホール径 0.2mm ホール数 4	51
ホール径 0.3mm ホール数 4	54
ホール径 0.3mm ホール数 2	35



4 まとめ

クロストーク、ミアンダおよびスルーホールそ れぞれの遅延時間・波形の評価を行った。クロス トークでは遅延時間の変動幅については最大で 42ps、ミアンダでは幾何科学的に等しい配線長の 等しい直線配線と比較したときの遅延時間の短縮 は最大で117ps、4つのスルーホールによる遅延時 間の増分については約20 psであった。

単純な比較はできないが、266MHzクロックに おけるクロストークおよび配線長不整合によるタ イミングバジェットはそれぞれ、±55psおよび± 25psであることから、設計上無視できないことが わかった。

(1) クロストーク

遅延時間の変動幅は最大で42psであり、設計上 無視できないものであることがわかった。

遅延時間の変動幅は信号の内容によって動作中 に必ず変動するものなので、減らしておかなけれ ばならない。

遅延時間の変動幅が、2線の長さに比例し、2線 間の距離に反比例する結果を得た。

(2) ミアンダ

幾何科学的な配線長からの遅延時間の短縮につ

いては最大で117psであり、設計上無視できない ものであることがわかった。

ー定の規模のミアンダにおいて線間距離が一定 ならば、遅延時間の短縮による誤差を抑えるには、 コーナーの回数を減らし、蛇行の幅を大きく長く することが効果的であることがたしかめられた。

但し、蛇行の幅が半波長になると反射が大きく なり、伝送帯域によっては波形に影響を与えるの で注意が必要である。

(3) スルーホール

幾何学的な配線長により見積もられる遅延時間 よりも遅延が増加することが確かめられた。

4つのスルーホールで20ps増加することから、 設計上無視できないものであることがわかった。

ホールの配置によって信号波形にひずみが生じ るため、ホールの数と遅延時間の関係は、単純な 比例ではない。

謝 辞

SONNETを用いたシミュレーションにあた り小暮特許事務所所長 小暮裕明氏からシミュレ ーションのノウハウ・データの解釈等において多 大な御指導をいただきました。ここに深謝の意を 表します。

参考文献

- JEDEC , http://www.jedec.org/standardsdocuments/technology-focus-areas/memorymodule-design-file-registrations, 2009. 10. 15
- Micron Technology, Inc : Technical Note, TN-47-01, DDR2-533 Memory Design Guide for Two-DIMM Unbuffered Systems, 2005 (20)
- Micron Technology, Inc : Technical Note, TN-47-01, DDR SDRAM Point-to-Point Simulation Process, 2005(8)